ஷோசென் யாங், லாவ் கேடி மற்றும் யூஃபி ஜாங்
பல நவீன மின்னணு பயன்பாடுகளில் கூட்டல் என்பது அடிப்படை செயல்பாடாகும் . வேகமான சேர்ப்பாளராக, இணை முன்னொட்டு சேர்ப்பான் பல சுற்று வடிவமைப்பாளர்களுக்கு மிகவும் ஆர்வமாக உள்ளது. கடந்த சில தசாப்தங்களாக, விநியோக மின்னழுத்தம் மற்றும் டிரான்சிஸ்டர்களின் அளவு பெருமளவில் குறைக்கப்பட்டுள்ளது. ஒரே சிப்பில் அதிகமான டிரான்சிஸ்டர்கள் ஒருங்கிணைக்கப்படுவதால், மின் சிக்கலைக் கவனிக்க வேண்டும். குறைந்த சக்தி சேர்ப்பான் பல ஆண்டுகளாக ஆய்வு செய்யப்பட்டு பல தீர்வுகள் முன்மொழியப்பட்டுள்ளன. இந்த தாளில், ஒரு புதிய சுற்று டிரான்சிஸ்டர் மட்டத்தில் வடிவமைக்கப்பட்டுள்ளது. முன்மொழியப்பட்ட சர்க்யூட் செல் டிரான்ஸ்மிஷன் கேட் லாஜிக் மற்றும் MUX அடிப்படையிலான கட்டமைப்பைப் பயன்படுத்துகிறது. Cadence® Virtuoso ஸ்பெக்டர் சிமுலேட்டரைப் பயன்படுத்தி உருவகப்படுத்துதல்கள் நடத்தப்படுகின்றன. வெவ்வேறு சொல் நீளம் கொண்ட வழக்கமான CMOS லாஜிக் சேர்டர்களுடன் ஒப்பிடும்போது 5% க்கும் அதிகமான ஆற்றலைச் சேமிக்கும் ஆற்றல் சிதறலின் அடிப்படையில் புதிய சேர்ப்பாளர் சிறந்த செயல்திறனைக் காட்டுவதாக முடிவு காட்டுகிறது.