நியூக்ளியர் எனர்ஜி சயின்ஸ் & பவர் ஜெனரேஷன் டெக்னாலஜி ஜர்னல்

வெரிலாக் HDL ஐப் பயன்படுத்தி FSM அடிப்படையிலான 32-பிட் கையொப்பமிடப்படாத குழாய்ப் பெருக்கியின் திறமையான வடிவமைப்பு

ஹேமா சித்ரா * , ஆர் தனசேகரன், வி ராஜ்ய கணேஷ் மற்றும் ப்ரீத்தி மத்திஷியா

இந்தத் தாள் FSM அடிப்படையிலான 32-பிட் பைப்லைன்டு மல்டிபிளையரில் ஒரு மாற்றத்தைக் காட்டுகிறது. இது கேரி லுக் அஹெட் ஆடர்ஸ் (சிஎல்ஏ) மற்றும் கேரி செலக்ட் ஆடர்ஸ் (சிஎஸ்ஏ) ஆகியவற்றைப் பயன்படுத்துகிறது. முன்மொழியப்பட்ட வன்பொருள் வடிவமைப்பு, பெருக்கல் செயல்முறைக்கான ஷிப்ட் மற்றும் சேர் அல்காரிதம் அடிப்படையிலானது. எங்களின் பரிந்துரைக்கப்பட்ட பைப்லைன் மல்டிபிளையர் வடிவமைப்பு, சேர்ப்பியைக் குறைத்து, அதிகபட்ச இயக்க அதிர்வெண்ணை அதிகரிக்கவும், வன்பொருள் வளங்களைக் குறைக்கவும், பகுதி தயாரிப்புகளை தொடர்ச்சியாகச் சேர்த்துள்ளது. திருத்தப்பட்ட FSM அடிப்படையிலான 32-பிட் பைப்லைன் மல்டிபிளையர், FSM அடிப்படையிலான பைப்லைன்டு மல்டிபிளையரைக் காட்டிலும் குறைவான தாமதம், தருக்க ஆதாரங்களின் பயன்பாடு குறைவு என்று தொகுப்பு அறிக்கை காட்டுகிறது. Xilinx Vivado 2017.4 (Verilog HDL) இல் உருவகப்படுத்துதல் செய்யப்பட்டது.

முன்மொழியப்பட்ட டிசைன் இன்ஸ்டன்டியேட்டுகள், பகுதி தயாரிப்பு சேர்க்கை செயல்முறைக்கு தேர்ந்தெடுக்கப்பட்ட சேர்ப்பாளர்களைக் கொண்டு செல்கின்றன, கேரி செலக்ட் சேர்டர் ரிப்பிள் கேரி சேர்டரை விட வேகமானது. தற்போதுள்ள முறையுடன் ஒப்பிடும் போது, ​​தாமதத்திற்கும் அதிகாரத்திற்கும் இடையிலான பரிமாற்றம், தாமதம் குறைக்கப்பட்டுள்ளது மற்றும் சக்தி அதிகரித்துள்ளது. முன்மொழியப்பட்ட முறையானது அதிவேக குழாய் பெருக்கல் செயல்பாட்டிற்கு பயன்படுத்தப்படலாம்.