மீனாக்ஷி சுந்தரி ஆர்.பி., பி. ஆனந்த கிறிஸ்து ராஜ், டி ஹரிப்ரியா, விஷால் மோயல், எஸ். ரவிக்குமார் மற்றும் சந்திர முகர்ஜி
இந்த ஆய்வு மின்சாரப் பயன்பாட்டைக் குறைக்க புதிய ஒத்திசைக்கப்பட்ட பயிற்சி பகுதி கதவு வரிசையை (FPGAs) வழங்குகிறது. ஆற்றல் நுகர்வு மற்றும் மாறுதல் கட்டமைப்புகளின் நேர ஒத்திசைவு ஆகியவற்றைக் குறைக்க, ஒரே நேரத்தில் பிட்-சீரியல் கட்டமைப்பு படத்தில் காட்டப்பட்டுள்ளது. சேனல் நீளத்தின் மூலம் நிலையான ஆற்றலைக் குறைக்க ஆராய்ச்சியாளர்கள் ஒவ்வொரு லுக்-அப் தரவுத்தளத்துடனும் ஒரு நுண்ணிய ஆற்றல் கட்டுப்பாட்டு அமைப்பை வழங்குகிறார்கள், இது இப்போது டைனமிகல் ஒன்றுக்கு (LUT) சமமானதாகும். 90nm செயலி என்பது திட்டமிடப்பட்ட புல நிரல்படுத்தக்கூடிய VLSI ஆகும். அதன் மின்சார நுகர்வு வரிசைமுறை வடிவமைப்பை விட 42 சதவீதம் குறைவாக உள்ளது.